

DIALOG(R)File 351:Derwent WPI
(c) 2001 Derwent Info Ltd. All rts. reserv.

009936872 **Image available**

WPI Acc No: 1994-204584/ 199425

XRPX Acc No: N94-161248

Solid state image device producing high resolution image using two or more image sensors - specifies pixel position of image element A-D determined position on display screen with relation to corresp. conversion factor including rotation and shift components read-out from memory and from detecting device NoAbstract

Patent Assignee: OLYMPUS OPTICAL CO LTD (OLYU)

Inventor: IBA Y; KOMIYA Y; MORI T; NAGASAKI T; SAWAKI R; WANG K

Number of Countries: 002 Number of Patents: 002

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date	Week
JP 6141246	A	19940520	JP 9342402	A	19930303	199425 B
US 20010022858	A1	20010920	US 9345038	A	19930408	200156
			US 97969937	A	19971128	
			US 2000740764	A	20001219	

Priority Applications (No Type Date): JP 92239803 A 19920908; JP 9289092 A 19920409; JP 9289090 A 19920409; JP 9294473 A 19920414; JP 92244933 A 19920914; JP 92246646 A 19920916; JP 9363978 A 19930323

Patent Details:

Patent No	Kind	Lan	Pg	Main IPC	Filing Notes
JP 6141246	A		45	H04N-005/335	
US 20010022858	A1			G06K-009/40	Cont of application US 9345038 Div ex application US 97969937 Div ex patent US 6205259

Abstract (Basic): JP 6141246 A

Dwg.1/1

Title Terms: SOLID; STATE; IMAGE; DEVICE; PRODUCE; HIGH; RESOLUTION; IMAGE; TWO; MORE; IMAGE; SENSE; SPECIFIED; PIXEL; POSITION; IMAGE; ELEMENT; ANALOGUE-DIGITAL; DETERMINE; POSITION; DISPLAY; SCREEN; RELATED; CORRESPOND; CONVERT; FACTOR; ROTATING; SHIFT; COMPONENT; READ-OUT; MEMORY ; DETECT; DEVICE; NOABSTRACT

Derwent Class: S06; T01; T03; W04

International Patent Class (Main): G06K-009/40; H04N-005/335

International Patent Class (Additional): G06K-009/36; H04N-005/217

File Segment: EPI

Manual Codes (EPI/S-X): W04-M01B7; W04-M01D6; W04-M01D9; T01-J10B3A

THIS PAGE BLANK (USPTO)

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平6-141246

(43) 公開日 平成 6 年 (1994) 5 月 20 日

(51) Int.Cl.⁵

H10 4 N 5/335
5/217

識別記号

P

庁内整理番号

F 1

技術表示箇所

審査請求 未請求 請求項の数 1 (全 45 頁)

(21) 出願番号 特願平5-42402

(22) 出願日 平成 5 年 (1993) 3 月 3 日

(31) 優先権主張番号 特願平4-89092

(32) 優先日 平 4 (1992) 4 月 9 日

(33) 優先権主張国 日本 (J P)

(31) 優先権主張番号 特願平4-239803

(32) 優先日 平 4 (1992) 9 月 8 日

(33) 優先権主張国 日本 (J P)

(71) 出願人 000000376

オリンパス光学工業株式会社

東京都渋谷区幡ヶ谷 2 丁目 43 番 2 号

(72) 発明者 王 康達

東京都渋谷区幡ヶ谷 2 丁目 43 番 2 号 オリ
ンパス光学工業株式会社内

(72) 発明者 小宮 康宏

東京都渋谷区幡ヶ谷 2 丁目 43 番 2 号 オリ
ンパス光学工業株式会社内

(72) 発明者 長崎 達夫

東京都渋谷区幡ヶ谷 2 丁目 43 番 2 号 オリ
ンパス光学工業株式会社内

(74) 代理人 弁理士 鈴江 武彦


最終頁に続く

(54) 【発明の名称】 撮像装置


(57) 【要約】

【目的】 本発明は、画素の形成時に精密な位置決めを必要とせず、かつ、可動部を持たず低コストで高解像度を持つ撮像装置を提供することを目的とする。

【構成】 本発明は、光路分割部 1 により結像された被写体像を複数に分割し、撮像部 2 の撮像素子が、互いにエリアの一部を重なるように、ある程度の精度で配置され、各画像信号が画像記憶部 3 に一時的に記憶される。画像記憶部 3 から読出された重なり領域の画像信号に基づいて、変位量検出部 4 で検出された変換係数 (回転量 R、ずれ量 S) により、撮像素子の画素位置が表示画面の所定画素位置に特定される。補間部 5 は、他の所定画素値を複数の固体撮像素子の画素値に補間演算を順次用いて、画素値を補正し、補間画像信号が得る。この補間画像信号と、撮像素子の画像信号を合成し、表示部 3 1 で高解像度表示が実現される。



(a)



(b)

【特許請求の範囲】

【請求項1】 被写体像を複数に分割する光路分割手段と、

前記光路分割手段により分割された画像数に対応し、該画像が互いにオーバーラップする領域を有するように配置され、各画像を光電変換する撮像素子からなる撮像手段と、

前記撮像手段からの画像信号を記憶する画像記憶手段と、

前記画像記憶手段から読出された前記オーバーラップする領域の画像信号からオーバーラップしている撮像素子の画素位置と所定画素位置の関係を検出し、前記位置関係を表す変位係数に基づき、前記画像記憶手段から読出された画像信号を補間して補間画像信号を生成する補間手段と、

前記補間手段からの補間画像信号と前記画像記憶手段から読出された画像信号を合成する画像合成手段とを具備することを特徴とする撮像装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は複数個の固体撮像素子を用いて高い解像度を得るようにした撮像装置に関する。

【0002】

【従来の技術】 一般に、CCD等の固体撮像素子を用いた撮像装置は、電子スチルカメラやビデオカメラ等に広く用いられており、それらの解像度の高性能化が望まれている。このような高性能化を図る技術として、第1に、固体撮像素子の解像度を上げる手法と、第2に複数個の固体撮像素子を用い、各々の撮像画像を合成することにより等価的に解像度を上げる手法の2つがある。

【0003】 第1の手法は、素子チップの単位面積当りの画素数を増加させ、撮像素子自体の解像度を高性能化するものである。つまり、1つ当りの画素の小面積化を図り、高密度化もしくは集積化することにより、従来の素子チップ面積で、画素数を多くするものである。

【0004】 第2の手法には、例えば特開昭60-248079号公報に提案されているものがある。この従来例は、図45に示すように、1つの光学像をプリズムによって4個の方向に分配し、この分配された光学像の互いに異なる部分をそれぞれ受像する4個の撮像素子を具備させ、各撮像素子の出力を合成している。

【0005】 この時、各撮像素子は図46の斜線で示すような予め決められた位置を撮像するように位置決めされている。また、特開昭63-191483号公報にも、同様な撮像素子を4個用いた撮像装置が提案されている。これは図47に示すように、それぞれの撮像素子がある一定距離だけ離して同一面上に近接配置し、視野像（波線）を間欠的に移動させて全視野の撮像を行っている。この移動には集光光学系を上下左右に動かしている。こちらは特開昭60-248079号公報のもの

は異なり、プリズム等の光路分配手段は不要である。

【0006】

【発明が解決しようとする課題】 しかしながら、従来技術には次のような欠点を有する。

【0007】 第1の手法では、素子チップの単位面積当りの画素数を増加させ、撮像素子自体の解像度を高性能化することになり、これには製造技術や感度の点で限界がある。また、素子チップのサイズを大きくして画素数を増やすこともできるが、従来の製造技術では、素子チップ内に欠陥画素が発生する割合も高くなり、歩留が著しく低下し、撮像面積の大きな固体撮像素子が得られ難かった。

【0008】 第2の手法の実施例とした特開昭60-248079号公報では、4つの撮像素子から出力される映像信号を合成し、入力光学像と同じ像を現す映像信号を形成すると、その実施例に記載されるように、4つの撮像素子の位置決め精度が大変に厳しく必要になる。

【0009】 つまり、1つの撮像素子と他の撮像素子は互いに、1画素だけ離れるような位置関係に配置しない限り、画像の重なりや欠落が生じてしまう。また、互いに回転して取り付けられているような時には、各領域が完全に不連続となってしまう、大変に見づらい合成画面となってしまう。

【0010】 そして製造時には、この撮像素子の位置決め非常に手間がかかり、生産性を低くし、コスト高にも影響する。

【0011】 他方の従来例の特開昭63-191483号公報も同様に、各素子の位置決めは、非常に高精度が要求される。さらに、この場合は、集光光学系をも駆動させることから、その駆動精度も要求される。またこのような駆動装置を設けることは製品の小型化が難しく、更なるコスト高を招いている。

【0012】 以上のように従来例では解像度を上げるために用いる複数の撮像素子の位置決め精度がそのまま画質に影響するため、この位置決めのために高価な位置決め装置を導入し、時間をかけて精度出しを行う必要があった。これはそのままコスト高となり、電子スチルカメラが普及しない原因ともなっている。また、光束を移動するための部材を設けることは小型、軽量化には不利となっている。

【0013】 そこで本発明は、ある程度の精密な位置決めにより画素が形成でき、且つ、可動部を有せず低コストで高解像度を持つ撮像装置を提供することを目的とする。

【0014】

【課題を解決するための手段】 本発明は上記目的を達成するために、被写体像を複数に分割する光路分割手段と、前記光路分割手段により分割された画像数に対応し、該画像が互いにオーバーラップする領域を有するように配置され、各画像を光電変換する撮像素子からなる

撮像手段と、前記撮像手段からの画像信号を記憶する画像記憶手段と、前記画像記憶手段から読出された前記オーバーラップする領域の画像信号からオーバーラップしている撮像素子の画素位置と所定画素位置の関係を検出し、前記位置関係を表す変換係数に基づき、前記画像記憶手段から読出された画像信号を補間して補間画像信号を生成する補間手段と、前記補間手段からの補間画像信号と前記画像記憶手段から読出された画像信号を合成する画像合成手段とで構成される撮像装置を提供する。

【0015】

【作用】以上のような構成の撮像装置は、複数の撮像素子が出力する画像信号に、予め算出した換算係数に基づき、補間演算を施し、前記複数の撮像素子の画素が正確に位置合わせされていない場合においても、表示する画面の画素位置の画像信号を再生して高解像度の画像が再生表示される。

【0016】

【実施例】以下、図面を参照して本発明の実施例を詳細に説明する。

【0017】まず、図1には、本発明の撮像装置の概略的な構成を示し、概要を説明する。本発明の撮像装置において、光路分割部1により撮像レンズ6で結像された被写体像を複数に分割する。

【0018】そして分割された画像数に1対1対応するCMD 8、9等の固体撮像素子からなる撮像部2は、図1(b)の概念図に示すように互いにエリアの一部がオーバーラップする(重なる)ように、ある程度の位置決め精度で前記光路分割部1に配置される。これらの撮像部2により光電変換された各画像信号はフレームメモリ等の画像記憶部3に一時的に記憶される。

【0019】次に変位置検出部4により、前記画像記憶部3から読出されたオーバーラップ領域の画像信号に基づいて、撮像素子の画素位置と所定画素位置(表示する画面の画素位置)の位置関係を検出する。例えば、所定位置の画素値は、撮像素子の画素値に相関演算を用いて、“回転量R”と“ずれ量S”を変換係数として算出する。この変換係数に基づき、撮像素子の画素位置が変換され、所定画素位置が特定される。

【0020】さらに補間部5は、前記変換係数に基づき、前記所定画素に近傍する所定画素値を複数の固体撮像素子の画素値に補間演算を順次用いて、その他の所定画素の値の補正して、補間画像信号が得られる。このような補間画像信号と、前記画像記憶部からの画像信号を画像合成部7により合成して、連続した画像信号として表示部31により高解像度の画像表示が実現される。

【0021】そして図2(a)は、撮像素子8の撮像エリアa(M×N画素)と撮像素子9の撮像エリアb(M×N画素)と被写体を画像として表示するエリア(被写体撮像エリア)cとを模式的に表したものである。

【0022】前記被写体撮像エリアcの画素の位置を白

丸で示している。よって、前記被写体撮像エリアa、bは、2つの撮像素子の撮像エリアによって完全にカバーされ、この場合には、撮像エリアaの画素位置と被写体撮像エリアcの画素位置とが一致している。

【0023】前記被写体撮像エリアcは、 $(u+v) \times w$ 画素を持ち、重なり部分としてオーバーラップエリア(重なり部分)dが存在している。つまり、このオーバーラップエリアdの画像信号から、各撮像素子8、9で撮像されるエリアの位置関係(ずれ量と回転量)が導き出される。

【0024】ここで前記被写体撮像エリアcの位置関係を導き出すために、白丸で示される位置 $(d_{11}, d_{21}, \dots, d_{(u+v),v})$ の画素値が必要になる。前記エリアc内の画素 d_{ij} ($i=1 \sim u, j=1 \sim w$)については、撮像素子8から検出された画素値をそのまま用いられる。

【0025】そして、残った画素 $(d_{ij}; i=u+1 \sim u+v, j=1 \sim w)$ においては、撮像素子9の黒丸で示される4つの画素の値から前記白丸の画素の値が補間により求められ、補間係数が前述した位置関係(ずれ量と回転量)から得られる。例えば、図2(a)の破線で囲まれた領域(図2(b))に示すように、白丸画素Aの画素値は、前記撮像素子9で撮像される近傍の黒丸画素B、C、D、Eの画素値から補間演算によって求められる。

【0026】このように、補間演算を用いて所望位置の画素値を算出するため、前記撮像素子8、9の取り付け精度は、撮像を所望するエリアをカバーして、適当なオーバーラップを設ければよく、数画素ずれについても全く問題ない。従来例のように1画素以下の精度を得る必要がないため、製造が大変に容易になり、低コスト化が実現できる。さらに、視野像を移動させるための光学部材等も不要である。

【0027】次に図3には、本発明による第1実施例としての撮像装置の具体的な構成を示し説明する。

【0028】この撮像装置には、撮影光学系6により結像された被写体像の光束を2つに分けるように2個の直角プリズムが接合されたハーフプリズム1aがもうけられている。前記ハーフプリズム1aの上面と背面には、例えば、CMD (Charge Modulation Device) 等の2次元固体撮像素子8、9が、前述したように、撮像するエリアにオーバーラップ部分を持つように配置され、CMDドライバ32により制御されている。

【0029】前記CMD 8、9から出力された各画像信号は、プリアンプ10、11により増幅され、ローパスフィルタ(LPF)12、13によりノイズ成分を除去し、A/D変換器14、15でデジタル信号に変換され、減算器16、17に入力される。

【0030】そしてFPN記憶メモリ18、19から予め記憶される前記CMD 8、9の固定パターンノイズ(Fixed Pattern Noise)を読出し、前記減算器16、

5

17にて、画像信号からFPNが減じられ、信号処理回路(Signal Processor:SP)20,21により、 γ 補正や輪郭強調が行われる。

【0031】次に前記画像信号は、フレームメモリ22,23に記憶される。これらのフレームメモリ22,23から読出された画像信号は、変位量検出回路24にCMD8,9のオーバーラップエリアの変位量(変換係数R,S)が検出される。ここで、変換係数Rは回転による回転マトリクス、変換係数Sは平行移動によるずれベクトルを表すものとする。

【0032】この変換係数R,Sに基づき、補間回路25により前記フレームメモリ23から読出された画素値を補間し、さらに、パラレル-シリアル(Parallel-Serial:PS)変換回路29で変換する。その出力信号と、前記フレームメモリ22から読み出される出力信号を連続した画像信号としてフレームメモリ30へ書き込む。前記フレームメモリ30から読出された信号を表示する表示部31が設けられている。また、CMDドライバ32、FPN記憶メモリ18,19、フレームメモリ22,23、補間回路25及び、PS回路29は、システムコントローラ33により制御される。

【0033】次に図4に前述した変位量検出回路24と補間回路25の具体的な回路構成を示し説明する。

【0034】前記変位量検出回路24は、相関器24a,24b、及び係数算出器24cにより構成される。フレームメモリ22,23から読出された画像信号は、共に各相関器24a,24bに入力され、それぞれ相関演算が行われた後、係数算出器24cにより、CMD8,9(図示せず)のオーバーラップエリアの変位量(変換係数R,S)が検出される。

【0035】そして、前記変位量検出回路24から出力された変換係数R,Sは、それぞれメモリ26,27に記憶される。前記メモリ26,27から読出された変換係数R,Sは、座標変換回路35に入力される。

【0036】また、システムコントローラ33に指定さ*

$$\text{ベクトル } v_1 = \text{ベクトル } r + \text{ベクトル } s$$

$$\text{ベクトル } v_2 = -(\text{ベクトル } r) + \text{ベクトル } s \quad \dots(1)$$

$$|\text{ベクトル } r| = L \tan \theta \quad \dots(2)$$

よって、平行移動によるずれベクトルsは、 ※ ※【数2】

$$\text{ベクトル } s = \frac{\text{ベクトル } v_1 + \text{ベクトル } v_2}{2} \quad \dots(3)$$

回転によるずれベクトルrは、 【数3】

$$\text{ベクトル } r = \frac{\text{ベクトル } v_1 - \text{ベクトル } v_2}{2} \quad \dots(4)$$

6

*れた位置の座標値 X_1 が、座標選択回路34を介して前記座標変換回路35に入力し、前記変換係数R,Sと座標値 X_1 が所定変換式(後述する(10)式)により、CMD9上での対応する座標値 X_2 に変換される。この座標値 X_2 はデータ読出回路36及び、補間係数算出器37に出力される。

【0037】そして前記データ読出回路36は、前記座標値 x_2 に基づいて得られた座標値の画素値 v_1, v_2, v_3, v_4 を読み出し、補間係数算出器37から出力される補間係数a,b,c,dを利用し、線型補間演算回路38の乗算器39、及び加算器40により、線型補間演算が行われ補間値 v を出力する。

【0038】また、前述した変換係数R,Sを求めるにあたって、回転及び平行移動の基準点の設定が重要となる。

【0039】この実施例では、図5に示すようにCMD8のオーバーラップエリアの中心を回転および平行移動の基準点としている。図示されるオーバーラップエリアは、CMD8,CMD9が正確に位置決めされた時に、ぴったりと重なるエリアに相当している。そして位置 C_1 、位置 C_2 は、それぞれ前記CMD8,9のオーバーラップの中心を示している。つまり、前記CMD8とCMD9の位置ずれを位置 C_1 と位置 C_2 とのずれ量(変換係数Sに相当)と、位置 C_1 まわりの回転量(変換係数Rに相当)とによって表すことができる。

【0040】前記変換係数S,Rは、例えばオーバーラップエリア内において、位置 C_1 を対称の中心とする位置 P_1, P_2 でのずれベクトル v_1, v_2 から求めることができる。つまり、前記ずれベクトル v_1, v_2 は、回転によるずれベクトルrと平行移動によるずれベクトルsによって、図6を参照して、次式のように表すことができる。

【0041】

【数1】

(5)

特開平6-141246

なる式で求められる。また回転マトリクスRは

* * [数4]

$$R = \begin{pmatrix} \cos \theta & -\sin \theta \\ \sin \theta & \cos \theta \end{pmatrix}$$

…(5)

で与えられ、 θ は(2)より、

※ ※ [数5]

$$\theta = \tan^{-1} \frac{\text{ベクトル } r}{L}$$

…(6)

ここで、“1”は、既知量であり、“r”は(4)式から求められることから、 θ が求められ、回転マトリクスRも求められる。

【0042】このように、位置 P_1 、 P_2 でのずれベクトル v_1 、 v_2 から、回転マトリクスRと平行移動による変位ベクトルSとが求められ、変換係数R、Sとして、それぞれメモリ26、27に記憶される。

【0043】また相関演算は、従来より種々の方式が提案されているが、ここでは図7に示すようにCMD8の参照エリア r_1 、 r_2 をCMD9のサーチエリア S_1 、 S_2 内でその絶対値和が最小となる位置を検出することによってなされる。こうして求められた位置 x_1 、 y_1 がベクトル v_1 を x_2 、 y_2 がベクトル v_2 を与える。この x_1 、 y_1 、 x_2 、 y_2 は、係数検出器24cに与えられ(3)、(4)、(6)、(5)式を順次利用することにより、回転マトリクスRと変位ベクトルSが求め★

10★られる。なお、ここで変位ベクトル $S = (S_x, S_y)$ とする。

【0044】次に図3及び図4を参照して、補間回路25の動作について説明する。

【0045】この補間回路25においては、システムコントローラ33により与えられる位置の画素値を、フレームメモリ23によって読み出された4つの画素値を用いて、線型補間演算により求めている。

【0046】まず、線型補間演算による画素値の補間について図8を用いて説明する。同図において、画素Aの値 v_a を画素B、C、D、Eの画素値 v_b 、 v_c 、 v_d 、 v_e を用いて求める。Aを通り垂直に伸ばした線とBC、DEとの交点をそれぞれF、GとすればF、Gでの画素値 v_f 、 v_g は $BF=DG=m$ 、 $FC=GE=n$ として、

[数6]

$$v_f = \frac{n v_b + m v_c}{m + n} \quad \dots(7-a)$$

$$v_g = \frac{n v_d + m v_e}{m + n} \quad \dots(7-b)$$

として表される。また、 $FA=p$ 、 $AG=q$ とすれば、 ☆ ☆ [数7]

$$v_a = \frac{q v_f + p v_g}{p + q} \quad \dots(8)$$

として、画素値 v_a が求められる。ここで、画素間距離を“1”とすれば、 $m+n=p+q=1$ となるから、 ◆

◆ (7) a, (7) b, (8) 式より、
[数8]

$$v_a = a v_b + b v_c + c v_d + d v_e \quad \dots(9-a)$$

但し、 $a = (1-p)(1-m)$ 、 $b = (1-p)m$ 、

$$c = p(1-m), d = pm \quad \dots(9-b)$$

として、画素値 v_a の値を求めることができる。つまり、画素値 v_a は、 m 、 p の値と4つの近傍画素値からただちに求められる。

【0047】次に、 m 、 p の求め方について説明する。

この実施例では、CMD8のオーバーラップエリアの中心 C_1 を座標の原点とし、画素の位置を x_1 と表すものとする。また、CMD9のオーバーラップエリアの中心 C_2 を座標の原点とし、図9に示すように画素位置をベ

クトル x_2 で表す m , p を求めるためには、まずベクトル x_1 で表わされる座標値をベクトル X_2 で表す必要がある(座標変換)。ここで、ベクトル $x_1 = (i_1, j_1)$ 、ベクトル $x_2 = (i_2, j_2)$ とおき、ベクトル*

* x_1 とベクトル x_2 は、座標軸が異なるものとする。さて、ベクトル x_1 , x_2 は、
【数9】

$$\text{ベクトル } x_2 = R^{-1}(\text{ベクトル } x_1 - \text{ベクトル } S) \quad \dots(10-a)$$

と表せる。 R^{-1} は“ $-\theta$ ”の回転を表す。これらを成分で表すと、 ※【数10】

$$\begin{pmatrix} i_2 \\ j_2 \end{pmatrix} = \begin{pmatrix} \cos \theta & \sin \theta \\ -\sin \theta & \cos \theta \end{pmatrix} \begin{pmatrix} i_1 - S_x \\ j_1 - S_y \end{pmatrix} \quad \dots(10-b)$$

となる。つまり、CMD8上で、 (i_1, j_1) で表される座標はCMD9上では、 ☆【数11】

$$\begin{aligned} (i_2, j_2) = & \{(i_1 - s_x) \cos \theta + (j_1 - s_y) \sin \theta, \\ & -(i_1 - s_x) \sin \theta + (j_1 - s_y) \cos \theta\} \quad \dots(10-c) \end{aligned}$$

で表される。この (i_2, j_2) は、実数であり図8の画素Aの座標を与えることに相当するため、 m , p は、 ☆【数12】

$$m = i_2 - (\text{int}) i_2 \quad \dots(11-a)$$

$$p = j_2 - (\text{int}) j_2 \quad \dots(11-b)$$

で与えられる。ここで (int) は整数化を意味する。 ◇【数13】
画素B, C, D, Eの座標も同様に、 ◇

$$\begin{aligned} B = & ((\text{int}) i_2, (\text{int}) j_2) \\ C = & ((\text{int}) i_2 + 1, (\text{int}) j_2) \\ D = & ((\text{int}) i_2, (\text{int}) j_2 + 1) \\ E = & ((\text{int}) i_2 + 1, (\text{int}) j_2 + 1) \end{aligned} \quad \dots(12)$$

として与えられる。

【0048】以上のような構成の第1実施例の撮像装置において、変換係数 R , S の算出を撮像装置の製造時に行い、補間回路25のメモリ26, 27に一度記憶しておけば、変位量検出回路24により再度検出する必要はなく、記憶された変換係数 R , S をその都度読み出せばよい。

【0049】従って、一般の撮影者が変位量検出回路24を利用することではなく、通常は工場に取り外しされ、撮影に使用される。

【0050】一般の撮影において、高い解像度で撮像したい被写体をファインダー内に置き、撮影を行うと、フレームメモリ22, 23にその画像信号が記憶される。

【0051】前記フレームメモリ22, 23から読出されて、フレームメモリ30に図2に示した $d_{11} \sim d_{(u+v)w}$ までの $(u+v) \times w$ 画素が出力する動作について説明する。ここで、図2に示した $(u+v) \times w$ 画素の撮像素子4の撮像エリアが図3に示したCMD8の撮像エリアに、同様に撮像素子5の撮像エリアがCMD9の撮像エリアに相当するものとする。

【0052】すなわち、画素 d_{11} から画素 d_{1w} ($i=1 \sim u, j=1 \sim w$)までは、前記CMD8上の画素と一致しており、その対応画素を読み出す。残りの d_{11} ($i=u+1 \sim u+v, j=1 \sim w$)については、前記CMD9の画素を補間して用いる。

【0053】つまり、所望する画素 d_{11} ($i=u+1 \sim$

$u+v, j=1\sim w$)をシステムコントローラ33から補間回路25内の座標選択回路34へ与える。この座標選択回路34では、CMD8のオーバーラップエリアを中心とした座標値 x_i として座標変換回路35へ出力する。

【0054】この座標変換回路35では、前記座標値 x と前記メモリ26、27にそれぞれ記憶されている変換係数R、SからCMD9上での座標値 x_s を(10)式に基づいて算出する。前記データ読出回路36では、座標値 x_s から近傍4画素の座標を(12)式を用いて算出し、対応する画素値 v_s, v_r, v_g, v_b をフレームメモリ23から読み出す。

【0055】また、補間係数算出器37では、座標値 x_s より(11)式により、 m, p を求め補間係数 a, b, c, d を算出する。そして、線型補間演算回路38ではこの v_s, v_r, v_g, v_b と a, b, c, d より(9)式に基づいた演算を行い、 d_{ij} の画素値 v_{ij} を算出しPS回路29を介し、フレームメモリ30の所定のアドレスに書き込み、再生画像を表示部31で表示する。また常に補間演算しつつ出力する場合には、前記フレームメモリ30を省いてもよい。

【0056】このように第1実施例においては、補間演算を用いることにより、複数の撮像素子が正確に位置合わせされていない場合においても、高解像度の撮像を行うことができる。そして、高精度な位置合わせが不要なため、低コストに製作することができ、特に機械的な可動部を必要としないため、撮像装置の小型化、軽量化に有益である。

【0057】また第1実施例では、変位置検出回路24を製造時に取付け、変換係数をメモリに記憶した後、その位置検出回路24自体を取りはずしたが、コネクタ等をカメラ本体に設けて、着脱自在としてもよい。さらに補間演算としては、近傍4画素を用いた線型補間演算を用いたが、これに制限されるわけではなく、スプライン補間やSinc補間など、より高度の補間演算を用いてもよい。

【0058】次に図10には、本発明による第2実施例としての撮像装置の構成を示し説明する。前述した第1実施例においては、撮像時に(9-b)、(10)、(11)、(12)式に基づく演算を行うため、計算量40がかなり大きなものとなる。そこで第2実施例は、撮像毎に実施される(9-b)、(10)、(11)、(12)式の演算を省略するように構成される。

【0059】すなわち、第1実施例における変位置検出回路24と補間回路25の代わりに、第2実施例では補間係数書き込み回路28と補間回路25aを用いている。ここで、図10に示す第2実施例の構成部材で図3の構成部材と同等の部材には、同じ参照符号を付してその説明を省略する。

【0060】前記補間係数書き込み回路28は、前述し

た変位置検出回路24と座標変換回路35と補間係数算出器37と、さらにデータアドレス検出器41との機能を有するように構成され、座標変換回路35では(10)式の演算が、前記補間係数算出器37では(11)、(9-b)式の演算が、データアドレス検出器41では(12)式の演算が各々行われる。

【0061】前記データアドレス検出器41で検出された補間に用いる画素の座標値は、データアドレスメモリ42に記憶され、補間係数算出器37で算出された補間係数 a, b, c, d は、各々係数aメモリ43、係数bメモリ44、係数cメモリ45、係数dメモリ46に記憶される。

【0062】また補間回路25a内には、座標選択回路34とデータ読出し回路36b、線型補間演算回路38を有している。

【0063】このように第2実施例は、撮影毎に行われていた座標変換演算(10)式、補間係数算出演算(11)式、(9-b)式、座標計算(12)式を製造時にやり、それらの演算結果のデータをメモリ42~46に記憶させている。

【0064】従って、実際の撮影の際には、前記線型補間演算回路38によって行われる(9-a)式の演算のみになる。

【0065】以上のように第2実施例では、補間回路内にデータのアドレスメモリ、係数メモリを設けることにより、演算量を飛躍的に少なくし、連続的な撮像による画像信号の処理が十分に実施可能になる。

【0066】また、第2実施例においても、第1実施例と同様に補間係数書き込み回路28を製造時のみ取り付けて、データの算出、記録させた後、取り外しても、脱着可能にしてもよい。

【0067】次に図11及び図14には、本発明による第3実施例としての撮像装置の構成を示し説明する。ここで、図14に示す第3実施例の構成部材で図3の構成部材と同等の部材には、同じ参照符号を付してその説明を省略する。

【0068】前述した第1、第2実施例では、入光する光像をハーフプリズム1により分割していたが、ハーフプリズムを用いると、その光量が半分無駄になるという欠点を有している。

【0069】そこで第3実施例では、光路分割部として前記プリズムの一部にコーティングを施し、図11(a)、(b)に示すように透過率を変化させた半透過形プリズムを用いる。

【0070】図11(a)は、光路分割部における光軸上の被写体を撮影する(撮像が光軸上にある)場合の光束を示し、斜線部分がプリズムの反射領域で反射される光束を表している。また、同図(b)は光軸上以外の被写体を撮影する場合でCMD9の端に結像する光束を表している。

【0071】このように光量は、レンズの射出瞳の面積に比例することから、図11(a)に示すように撮像エリアで様な光束を撮像した場合は、CMD 8、9の光量分布が図12に示すようになる。つまり、撮像の位置に応じて、前記CMD 8、9が受光する光量の割合が異なり、光軸位置を中心とした対称な形状になる。なお、光軸位置ではハーフプリズムを用いた場合の光量と等しくなる。

【0072】しかし、図11(b)に示すように、通常の撮影では必ずしも被写体が光軸上にあるわけではなく、撮像エリア、特にオーバーラップエリアにおいて、光量分布が異なっている。

【0073】この異なった光量分布から良好な変位量は検出できず、誤差を含み検出される。また、画像に明るさのむらが生じる等の影響がでるため、その光量分布の補正が必要となる。

【0074】そこで、第3実施例では、図14に示すような光量補正回路47、48を設けている。この光量補正回路47、48は、図13に示す図12の逆数の光量分布に示すように、撮像エリアに応じて画像信号を増幅し、光量分布が均等になるように光量の補正を行う。また、プリズム1bは、図11に示した透過率の異なる半透過形プリズムである。また前記光量補正回路47、48は、ルックアップテーブルで構成してもよい。

【0075】以上のように第3実施例では、光路の分割手段として透過率の異なるプリズムを用いて、光量の損失が少なくしており、暗い被写体等の撮影に好適する。

【0076】次に図15には、本発明による第4実施例としての撮像装置の構成を示し、図16には本実施例の特徴部分になる光路分割部のプリズムのかわりにセパレータレンズを用いた場合の構成を示し、説明する。ここで、図15に示す第4実施例の構成部材で図3の構成部材と同等の部材には、同じ参照符号を付してその説明を省略する。

【0077】図16は、セパレータレンズ1cを用いて各撮像素子CMD 8、CMD 9上に結像する光束を示している。同図(a)は、光軸上に被写体(物点)がある場合について示し、同図(b)、(c)は、光軸上以外に物点がある場合を、それぞれCMD 8の上端及びCMD 8の下端に結像する光束を示してある。このように、互いにオーバーラップ領域を持つように画像が結像することがわかる。尚、セパレータレンズ1cとCMD 8、9との間には、遮光板50を設けて、分割された光束が混入しないようにする。

【0078】さらに、図16に示す光量分布は、図11の光量分布と同様に、物点が光軸上に位置しない場合には、光量の分布が変化してしまう。つまり前実施例と同様に光量補正回路47、48が必要となる。また、図15には、図16に示したセパレータレンズ1c及び遮光板50を用いている。

【0079】以上のことから、第4実施例では、光路分割にプリズムのかわりにセパレータレンズを用いるため、光路分割部の小形化が容易にできる。

【0080】次に図17に本発明による第5実施例としての撮像装置の構成を示し、説明する。ここで、図17に示す第5実施例の構成部材で図3の構成部材と同等の部材には、同じ参照符号を付してその説明を省略する。

【0081】前述した第1実施例においては、図2に示すように、画素 d_{ij} ($i = (u+1) \sim (u+v)$, $j = 1 \sim w$) が補間演算されて、それらの画素値が算出され、他の画素は、CMD 8で受光した信号そのものを用いていた。

【0082】よって、補間演算を用いてその画素値を求める場合には、多少の画像劣化があり、画面の右半分と左半分での解像度が異なることが生じる。そこで、第5実施例は、画面全体を均等な解像度にするものである。

【0083】この実施例では、図18に示すように被写体撮像エリアをCMD 8及びCMD 9で撮像されるエリアに対し等しく傾かせる。つまりCMD 8とCMD 9が、角度 θ だけ異なっている場合、その撮像エリアはCMD 8、CMD 9に各々 $\theta/2$ だけ異なる位置に設定する。そして、図中の破線より左側の画素(d_{ij} ; $i = 1 \sim (u+v)/2$, $j = 1 \sim w$)についてはCMD 8の画素を用い、破線より右側の画素(d_{ij} ; $i = (u+v)/2 + 1 \sim u+v$, $j = 1 \sim w$)については、CMD 9の画素を用いて補間演算により画素値を算出する。

【0084】つまり、撮像装置を水平に構えた時に、この被写体撮像エリアが水平垂直に対して傾いている場合の補正のために、撮像素子の回転機構部49を設けてある。この回転機構部の回転量は変位量検出回路24の出力R、Sに応じて決められている。また、本実施例ではCMD 8の画像信号の出力に対しても補間処理を行うため、もう1つの補間回路25を有している。

【0085】以上のように第5実施例は、撮像エリアを2つの撮像素子の撮像されるエリアから均等に傾けることにより画面全体に同じ解像度の画像を得ることができる。なお、本実施例において用いた回転機構部49は前述した第1乃至第4実施例において、それぞれ用いてもよい。

【0086】次に図19に、本発明による第6実施例としての撮像装置の構成を示し、説明する。ここで、図19(a)に示す第6実施例の構成部材で図3の構成部材と同等の部材には、同じ参照符号を付してその説明を省略する。

【0087】この第6実施例においては、撮像素子として図19(b)に示すように、画素数が 1000×400 のCMD 51、52、53、54を4個用いて構成している。各撮像素子の画素数は、汎用タイプのNTSC用の撮像素子と同程度になるため、HDTV用の撮像素子(1920×1035)よりもはるかに歩留は良く製

造できる。そしてこのCMDを図19(b)に示すように、CMD51を基準にして並設し、CMD51、52、53、54が互いにオーバーラップ領域a、b、cを持つように、ハーフプリズム1dに配置してある。

【0088】そして、変位量検出回路24では、3つのオーバーラップ領域a、b、cの画像信号から各CNDの変位量(ずれ量S、回転量R)を検出し、変換係数を各補間回路へ出力する。

【0089】なお、本実施例では光路分割部1としてハーフプリズム1dを用いたが、第3実施例と同様、透過率の異なるプリズムを用いてもよい。また、第2実施例同様に補間回路25内部に補間係数メモリを設けてもよい。

【0090】次に図20(a)乃至(d)に、本発明による第7実施例としての撮像装置の光路分割部の構成を示し説明する。この図20には、第7実施例の特徴部分のみを示し、残りの構成は、第6実施例と同等である。

【0091】前述した第6実施例では、ハーフプリズム1dを用い、4つの撮像素子を利用したが、第7実施例では、他の光路分割部について説明する。この光路分割部によって撮像されるエリアについては、図23に示す。

【0092】図20(a)は、2個の楔形プリズム60、61とビームスプリッタ63の組み合わせにより、撮像レンズの光路を4分岐し、CMD55~58上に画像を結像させる例である。また、図20(a)の光路分割部を真横からみた状態を図21(a)に示し、真上から見た状態を図21(b)に示す。

【0093】前記楔形プリズムで光路を左右に2分岐し、さらにこれを後続のプリズムで上下に2分岐して、結果的に光路を4分岐している。プリズムは、直角プリズムを接合して作られており、その接合面の上半分が全反射ミラーのコートが施されている。

【0094】次に図20(b)は、前述した楔形プリズム60、61を偏心した一対のレンズ64、65に置き換えたものである。前記楔形プリズム60、61では、光路を屈曲する働きのみであったが、偏心レンズ64、65には、光路屈曲の作用に加え、結像作用が有り、撮像レンズ6はアフォーカル光束を射出するタイプのものが利用できる(図22参照)。しかも、このような偏心レンズ64、65を用いる場合には、撮像レンズ6と光路分割部1との配置する位置、距離等が厳密でなくてもよく、装置組み立てが容易になる。なお、この第7実施例では、偏心レンズ64、65に色消しのダブレットを用いているが、レンズ構成としてはこれに限定されない。

【0095】また、図20(c)には、4個の楔形プリズム66、67、68、69で構成される光路を分岐する光路分割部1を示す。

【0096】この例では、前記楔形プリズム66、6

7、68、69を中央が最も窄むように配列し、撮像レンズ6の光路が、これらのプリズムにより、左上、左下、右上、右下に4分割される。なお、楔形プリズムは分岐の異なる硝子を接合して成る色消しプリズムを用いている。また撮像レンズ6に射出側テレセン光学系を用いれば、楔形プリズムにて光路が屈曲しても像歪みが生じないため、画像の合成に好適する。

【0097】次に図20(d)には、前述した楔形プリズムを4個の偏心したレンズ70、71、72、73に置き換えた例を示す。図20(b)の光路分割部と同様に、この例においても、撮像レンズ6はアフォーカル光束を射出するタイプのものが好適する。

【0098】尚、光路分割部にこれらの各種プリズム、レンズを用いた場合には、前述した光量補正回路を設ける必要がある。

【0099】以上のように第7実施例では、4個の固体撮像素子を用いた実施例について説明したが、固体撮像素子としてはCMDに限らずCCDやAMI等を用いてもよいのは当然である。たとえば、一般に普及しているNTSC用のCCD撮像素子(画素数768×480)を用いれば、約1400×800画素の高解像度撮像を行うことができる。また、PAL用の撮像素子(画素数820×640)を用いればより高解像度の撮像が可能である。

【0100】次に図24に、本発明による第8実施例としての構成を示し、説明する。ここで、図24の構成は、第8実施例の特徴部分のみを示し、以外の構成は、図3に示した第1実施例と同等である。

【0101】前述した第7実施例では、光路分割部に撮像素子を4個用いたが、その個数に制限があるわけではなく、第8実施例として例えば、図24に示すように多数個のレンズ(レンズアレイ)74と撮像素子アレイ75を用いることもできる。この場合、各撮像素子1つ1つに対して1つのレンズを対応させ、それぞれオーバーラップ領域を持つように撮像が行われる。また前記レンズアレイ74において、レンズ以外の領域は遮光されている。

【0102】このようなレンズアレイ74は、例えばプレス加工により低コストに作成することが可能である。

【0103】また本発明では、撮像素子にCMDを採用したが、CCDやMOS等のその他の撮像素子を採用してもよい。

【0104】次に、前述した第4実施例から第8実施例までの撮像素子の位置合わせについて説明する。第4実施例から第8実施例においては、複数の撮像素子が隣接しており、パッケージに封止される通常の状態では、図16に示すような位置にCMDを配置することはできない。

【0105】図25には、ベアチップのまま実装する実施例を示し説明する。

【0106】この図25は、セラミック基板80上にCMD81、82をベアチップのまま実装した例であり、図26は、そのA-A'断面図を示す。前記CMD81、CMD82は、前記セラミック基板80に形成された溝に嵌め込み、接着材83で固着する。前記溝の上部には、接着材83を装着させるために、面取りされており、下部には位置決め用の凹部が形成されている。前記CMD81、82の各電極は、配線84でセラミック基板80上の電極にボンディングされ、撮像素子の外部部材とは端子85を介して行なわれる。

【0107】前記端子85は、図25に示すように表面パターンでもよいし、図27に示すように金属端子86を設けてもよい。

【0108】また図26でセラミック基板80に溝を設ける理由は、溝に前記CMD81、82を嵌め込むだけで、ある程度の位置決めができ、図18に示した有効画素エリアを広くすることができる。さらに前記CMD81、82の側面に接着材83を流した理由は、ベアチップの裏面で光軸方向の位置調整を行うためであり、通常のようにCMDの裏面に接着材をつけると、接着材により傾きや光軸方向の位置がずれてしまうからである。

【0109】図26の破線に示すように、セラミック基板80の裏面側より穴87をあけて接着材88で固着してもよい。この方法では接着材が受光部を覆う可能性がなくなり、固着の作業が簡単に行うことができる。

【0110】また、前記セラミック基板80をプリズム又は水晶フィルタに取りつける場合には、図28に示すようにセラミック基板80の両端にスペーサ部90を設けて固着すると、ワイヤーボンディングした時の配線91に負荷が掛からない。これは、ワイヤーボンディングの高さをh、スペーサの高さをHとすると、 $H > h$ の関係に設定すればよい。

【0111】図26のベアチップのマウント例の他の例として、図29に示すように、レール上の溝に斜線で示すスペース部のあるベアチップを設け、複数のベアチップをあてつけ、水平方向の位置決めを行い、固着する。

【0112】さらに図30には、図29に示すマウント例を第6実施例の撮像装置に適用した場合を示す。図30(a)は側面図、同図(b)はB方向からの矢視図、同図(c)は、同図(a)のA方向から見た矢視図を示す。図30(c)に示すように、スペーサ部90を設けて、配線(ボンディングワイヤ)91を保護している。

図31は図29に示すマウント例の他の例であり、後置の直角部材92によってセラミック基板80を固着し、さらに該セラミック基板80にプリズム93を固着している。その際プリズム93とセラミック基板80との距離は、図28のスペーサの高さ“H”である。

【0113】次に図32に、本発明の第9実施例としての撮像装置の具体的な構成を示し、説明する。本実施例

は、図14に示した構成に、さらに合成回路を加えたものであり、構成部材で図14に示す部材と同等の部材には同じ参照符号を付して、特徴部のみを説明する。

【0114】この合成回路121の1つとしては、図33に示すように、合成する対象画像の各画素値f、gを画素値変換部122及び画素選定部123にそれぞれ入力し、前記画素選定部123では、出力画像に対応する画素位置を示すベクトル(座標値) X_1 に基づき、つなぎ目の近傍の画素を選定し、前記画素値変換部122により該当する画素値の変換が行なわれる。

【0115】この変換は、合成する画像に不連続が生じないように行われる。たとえば図34に示すように、重なる領域内で位置に応じて画素値を変換する。また、この合成回路は図35に示すように構成でき、入力画像fとgに対して、係数設定部124で設定された重み係数aとbを、乗算部125a、125bでそれぞれ掛けて、加算部126で和を取り、この結果を出力画像とする。

【0116】そして前記係数設定部124による係数の設定は、図36に示すように、重なる領域以外ならば、“1”又は“0”で重なる領域以内ならば、線形的に変化させる。 X_1 は画像の合成方向の座標である。また、 $P_1 - P_2$ は重なる領域の長さである。

【0117】図35に示す合成回路は、重なる領域以外の場合、入力画像f又はgの値をそのまま出力させて、重なる領域以内であれば、画像fに対する係数aの値が、“1”から“0”まで、画像gに対応する係数bの値が“0”から“1”まで、それぞれ線形変換させ、この2つの係数効果の足算を出力画像とすることにより、罫目近傍の輝度を滑らかに変換でき、撮像センサ間での感度のばらつきが主たる原因になる輝度の不連続性が解消される。さらに、相関検出、補間処理により、罫目において幾何的な不連続性が起こされた場合でも、有効である。

【0118】このような合成回路のように、罫目近傍に対して、輝度差と幾何的な差をある程度解消することができる。

【0119】また、輝度についてはSP回路20、21にて、バイアスゲインの補正と併用する様にしてもよい次に第10実施例として、補間回路の補間演算として線形補間等を用いた場合に、生じる画像の劣化を防止すべく、構造強調回路を用いた例を以下に示す。

【0120】図37には、本発明による第10実施例としての撮像装置の具体的な構成を示す。本実施例は、図32に示した構造に、さらに補間により劣化した画像を復元するために構造強調回路127を付加した回路であり、構成部材で図32と同等の部材には、同じ符号を付して、特徴部分を説明する。

【0121】この前記構造強調回路127は、例えば、デジタルフィルタ等の局所オペレータを用いて、ラフ

ラシアンを計算する。すなわち、第1の手法として、原画像からそのラプラシアンを計算する。

【0122】出力画像=入力画像- ∇^2 入力画像 $\times \omega$
但し、 ω :定数、(図39(d)参照)、 ∇^2 :ラプラシアンオペレータとする。ここで、重み係数としては、例えば図39(a)~(c)に示したオペレータが使用される。

【0123】又は、選択的な画像強調方法を用いる。

【0124】出力画像=入力画像-h(x,y) $\times \nabla^2$ 入力画像
ここで、h(x,y)は、例えば入力画像に対する線検出オペレータなどが用いられる。

【0125】第2の手法として、周波数領域での高域強調フィルタを用いる。

【0126】入力画像をフーリエ変換して、高い周波数成分の値を強調するフィルタを通して、逆フーリエ変換を行う。

【0127】次に図38には、出力画像に対して、均一な強調効果をもたらすために、基準とする画像fの各画素をシフトして(例えば、1/2ピクセル、または1/3ピクセル程度)、補間を行い、合成回路121を通過させた後、構造強調を行うようにしてもよい。

【0128】次に図40及び図41には、第11実施例としての撮像装置の構成を示す。これらの実施例は、基準画像を利用して、変異料の検出を行う。

【0129】まず、図42に示す基準パターンの画像を作成し、各直線の交点[図42(a)、(c)]、又は点[図42(b)]の位置を正確に測る。

【0130】そして、図40に示す撮像装置のように、1つの基準画像に対して、撮影を行い、得られた左右の画像から、基準パターン検出変位量計算回路130、131により、それぞれ基準パターンを検出し、前述した予め計測された位置情報を用いて、左右の画像にそれぞれ該当する変位量(シフト値と回転角度)を計算する。これらの変位量を変位量メモリ132、133に記憶させる。以後、図41に示すように、変位量メモリ131、132に格納されているそれぞれの変位量情報を用いて、第10実施例と同様に処理する。

【0131】なお、基準パターンの検出に関しては、細線化(図42(a)、(c))、線の近傍追跡、重心検出(図42(b))などの特徴抽出手法を使える。また、基準パターンの種類は、図42に示した以外にも、多く存在し、基本としては、左右の画像に対して、それぞれの変位量(シフト値と回転角度)が求められることである。

【0132】この第11実施例においては、画像の重なる領域が小さく、相関演算による変位量の検出ができない場合にも、基準画像を用いることにより、変位量検出が可能になる。

【0133】次に図44には、第12実施例としての撮

像装置の構成を示し説明する。

【0134】この撮像装置は、画像を取り込む時に、基準パターンフィルタ135を付設することを特徴とする。前記基準パターンフィルタ135は、図43に示すように、重なる領域の上、下端線の近くに1個ずつパターンを設け、画像と共に読み込まれる。読み込まれた左右の画像に対して、基準パターン検出変位量計算回路136により、それぞれの基準パターンを重なる領域の両端線の近くの領域から検出し、左右画像の相対変位量が求められる。以後の処理は、第10実施例と同じである。この基準パターンフィルタは、例えば、銀塩フィルムを被写体にする場合等に有効であるなお、基準パターンの検出は、細線化(図43(a))、線の近傍追跡、重心検出(図42(b))などの特徴抽出手法を用いることができる。

【0135】以上のように本実施例の特徴としては、左右の画像の相関点をより早く検出することができる。また、相関点を検出しにくい画像にも適用されることである。また、この基準パターンフィルタを、出し入れ可能にしておくことにより、システムの校正が簡単に行うことができる。

【0136】次に図49には、本発明による第13実施例としての撮像装置の具体的な構成を示す。本実施例は図37に示した構成に、更に回転量判定120と同路選択回路121と、回転補間回路123を加え、同一方向への3枚以上の画像の合成に適用する。

【0137】前記変位量検出回路24で検出された回転量Rは回転量判定回路120に送られ、合成処理の後の選択が行なわれる。この選択は予め設定された閾値によって判定する。例えば、図48(a)に示すように検出された回転量Rが閾値により大きければ、選択回路121が端子Aをオンさせ、合成された画像が回転補間回路123を通り、図48(b)に示すように、-R回転して出力し、次の画像と合成処理を行う。しかし、検出された回転量Rは閾値により小さければ、選択回路121が端子Bをオンさせ、そのままフレームメモリ30に出力する。

【0138】以上のことから、第13実施例においては、図48(a)に示した様に、合成する画像の枚数が多くなると、基準になる左側画像と、これから合成すべき右側画像との間の相対回転角度が増々大きくなり、相関で誤検出する可能性がある。このミスマッチングを防止するために、今回合成された画像に対して、相関の回転量Rをチェックし、設定された閾値(例えば、5度)と比較する。大きければ、合成された画像を-R回転し、次の画像と合成処理を行う(図48(b))。従って、本実施例は、回転量判定回路120と、選択回路121及び回転補間回路123を加えることによって、3枚以上の画像を合成する場合に適用すると、回転量による選択的な補正が行なわれ、相関検出の失敗やミスマ

ッチングが防止される。

【0139】図51には、本発明による第14実施例としての撮像装置の具体的な構成を示す。本実施例は図37に示した構成に、更に境界線端点検出回路を加え、同一方向への3枚以上の画像の合成に適用する。

【0140】この撮像装置は、図50に示す基準となる左側画像データが境界線端点検出回路125に送られ、そこで画像の右側の境界線の両端点A、Bを検出し、横方向に小さい座標値を持つ端点が合成回路7に送られる。この合成回路7において、送られた端点の横方向の座標値が図35、図36に示した罫目処理の右端点とする。

【0141】従って、本実施例は、図50(a)に示すように、合成する画像の枚数が多くなり、合成された画像の右側の境界線が斜めになる場合がある。引き続き次の画像と合成する時には、図35、図36に示した罫目処理の時に、不都合な部分が発生してしまうことを防止する。この不都合な部分は、重なる領域の中心がそのまま罫目処理の中心として使うためである。

【0142】そこで図51に示した様に、境界線端点検出回路を用いて、左画像の右側の境界線の両端点を検出し、横方向に小さい座標値を持つ端点Aを合成回路7に送る。図50(b)に示すように、この点を罫目処理領域の右端点とし、罫目処理の中心線は重なる領域の左端点からこの点までの中心とする。従って、罫目処理で不都合な部分の発生を解消できる。

【0143】以上のことから本実施例は、境界線端点検出回路125を用いて、基準となる左側画像の右境界線の両端点を検出し、横方向に小さい座標値を持つ端点が罫目処理領域の右端点とすることによって、罫目処理の不都合な部分が解消される。

【0144】次に図52には、本発明による第15実施例としての撮像装置の構成を示す。本実施例は、16枚の4000×5000のCMDを用いて、お互いに約60画素の重なる領域を設け、合成処理によって4000×6000の銀塩フィルム並の解像度の画像が得られる装置の一例である。

【0145】図53に示す第1合成処理部は図52に示すように構成される。第2合成処理部は図54に示すように構成され、入力側の1つは第1合成処理部と同様なCMD撮像素子からの画像信号で、もう一つは、前回合成された画像データ(メモリに格納している)が直接、変位量検出回路24に入力する。さらに実施例14と同様に、罫目処理の不都合な部分を解消するため、境界線端点検出回路125を加える。

【0146】そして図53に示した様に、16個の撮像素子から得られた各画像信号に対し、順次に15段階の合成処理を行ない、4000×6000の銀塩フィルム並の解像度画像が得られる。

【0147】以上のことから本実施例は、複数の撮像素

子を用いて、多段階の合成処理によって超高解像度の画像が得られる。

【0148】次に図55には、本発明による第16実施例としての撮像装置の構成を示す。この撮像装置において、第1合成処理部は、前述した第15実施例と同等であり、第3合成処理部は図56に示すように構成される。

【0149】この第3合成処理部は、入力の2つとも前回の合成処理の結果で、それぞれ置いたメモリから直接、変位量検出回路24に入力する。また、罫目処理の不都合な部分を解消するため、境界線端点検出回路125を設ける。

【0150】本実施例は、多数の合成処理を並列して行ない、全体の処理時間を短縮させることを特徴とする。この第16実施例によれば、前述した第15実施例の順次15段階の合成処理と比べると、4段階で高速処理される。

【0151】なお、本実施例と第15実施例が4000×5000画素の16個CMDを使ったが、これに限らず、必要に応じて、撮像素子の大小や数を自由に選択することができる。

【0152】次に本発明による第17実施例として、プロジェクタに応用した一例を説明する。このプロジェクタの外観図を図57に、そのプロジェクタの構成図を図59に示す。また、ハーフブリズム近傍の構成図を図58に示す。

【0153】この実施例の特徴は、複数のLCDに表示した複数の画像をプロジェクタ126で投射し、スクリーン127上で合成することで、このLCDの取り付けに誤差があってもこれを補正する機能を有する。

【0154】図59に示すように、ハーフブリズム128には、LCD129、130、131がそのスクリーンへの投影像が重複領域を有するように配置されている。また、光の射出側には水晶フィルタ132が配置されている。この水晶フィルタ132は、スクリーン上で各LCD129～131の画素がはっきりと結像して見にくくなることを防止するためのローパスフィルタの働きをする。

【0155】図58に示すS、Rメモリ133は、後述する装置にて求められるLCD129とLCD130、LCD130とLCD131の位置ずれ量(平行移動量と、回転量)を記憶しているメモリである。

【0156】前記スクリーン127に表示したい画像信号は、まずフレームメモリ30に記憶され、LCD129、130、131に各々表示すべき分割画像信号がそれぞれ補間回路134、135、136に入力される。

【0157】前記補間回路134、135、136は、S、Rメモリ133からの値に基づいて各分割画像がスクリーン127上で位置ずれなく集まるように、平行移動及び回転のための補間演算を行う。

【0158】また、前記スクリーン127上で画像の重なる部分については、重み係数算出器140からの重み係数を加算器137~139により乗じ、出力した画像の輝度を調節する。この重み係数については、図36と同様に变化させる。そして、この重み係数が乗じられた画像信号はメモリ141~143に記憶され、D/A変換部144~146によりアナログ変換された後、LCD129、130、131から投光され、スクリーン127上に画像が表示される。このようなLCDに隣接して光源147、148が設けられ、この光源の光によりLCDに表示されている画像がスクリーン127上に写し出している。

【0159】以上のことから本実施例は、LCDを複数用いることができるため、高精細なプロジェクタが実現できる。

【0160】また、LCDの取り付け誤差を検出し、スクリーン上で位置ずれなくつながらるように構成しているため、LCDの取り付けに高い精度を必要としない。

【0161】さらにスクリーン上で画像の重なる領域については、重み係数を乗じているので、繋ぎ目が目立たない。また、水晶フィルタを用いるため、スクリーン上で、LCDの画像が写ることはなく、高画質の画像となる。

【0162】次に図60を参照して、前述したLCD129、130、131の位置ずれの検出について説明する。

【0163】図60に示すようにレンズ6と水晶フィルタ132の間に、位置ずれ検出用のミラー149を挿入する。つまり、各LCDに表示された画像は、ミラー149とレンズ156の働きにより、スクリーンに結像するものと同じ画像がCCD撮像素子150に結像するように構成されている。

【0164】この位置ずれ検出の際には、相関性の高い被写体が参照映像信号として入力される。また、補間回路134~136では位置ずれがない($S=R=0$)として処理され、重み係数は“1”として乗じられる。

【0165】そして、検出する際に、まずLCD129に相当する画像だけが表示され、CCD撮像素子150で撮像され、A/D変換部151によりA/D変換された後、スイッチ152の働きでメモリ153に記憶される。次にLCD130の画像だけが表示され、スイッチ152がb側となり、メモリ154に記憶される。そして、S、R検出器155ではメモリ153、154の画像信号がLCD129とLCD130との位置ずれを検出し、これをS、Rメモリ133に記憶する。

【0166】同様にして、次にLCD131の画像だけを表示し、メモリ153に記憶し、LCD130と131との位置ずれを検出し、S、Rメモリ133に記憶する。以上のことから、LCD129、130、131の取り付け時の位置ずれ量を検出することができる。な

お、ここで用いた参照映像信号は、図42に示したパターンを用いてもよい。

【0167】また、本実施例ではミラーを用いて位置ずれを検出するようにしたが、図61のように、LCDの像を一度スクリーン127に投影し、その反射光をハーフミラー156にてCCD上に再結像させるようにしてもよい。

【0168】また、位置ずれ検出用の専用のカメラを利用してもよい。

【0169】また、本発明は図62に示すようなCRTモニタへも応用できる。この例は複数の電子銃186~190を備え、各々蛍光面193上に部分画像を表示するものであり、これらの電子銃186~190の位置ずれを補正するように、各補間回路161~165にて画像の平行移動及び、回転を行う。ここで、空間フィルタ194は、水晶フィルタ等で構成されたローパスフィルタである。

【0170】このように複数の電子銃を用いることにより、1つだけ電子銃を用いる場合に比較して、蛍光面と電子銃との距離を短くできる。これらの電子銃は、例えばレーザであってもよいし、レンズ付の発光ダイオードアレイとマイクロマシンミラーを利用したものでもよい。

【0171】また、電磁偏向により生じる画像の歪みは、補間回路でこれを補正するようにしてもよい。この歪みによる走査線の間隔に応じて空間フィルタのカットオフ周波数を決めるようにしてもよい。JQ、空間フィルタは各電子銃の直前に各々設けてもよいし、D/A変換後に電氣的LPFをかけるようにしてもよい。

【0172】次に図63には、本発明による第18実施例として、ラインセンサを用いたフィルム取り込み装置への応用例の構成を示し説明する。

【0173】このフィルム取り込み装置において、撮像するフィルム301と、フィルム301を巻取り巻き戻しを行うローディング機構302と、その駆動回路307、が設けられ、フィルム301の近傍には、照射するための光源303が設けられている。

【0174】そして前記フィルム301を挟んで光源303と対峙する位置にフィルム画像を撮像部305に結像させるためのレンズ304が設けられている。

【0175】前記撮像部305で検出された画像信号は、プリアンプ10a、10b、10cにより増幅され、A/D変換器14a、14b、14cでデジタル信号に変換され、信号処理回路(SP)20a、20b、20cにより、 γ 補正や輪郭強調が行われ、フレームメモリ22a、22b、22cに記憶される。

【0176】これらのフレームメモリ22から読出された画像信号は、画像合成回路308によりR、G、B別々に画像の合成を行なわれる。この画像合成回路308は、図55に示すような合成処理部により構成されてい

25

る。そして、合成された画像は、CRT等の表示装置309、記憶装置310、プリンタ311にそれぞれ出力される。

【0177】前記撮像部305は、図64(a)に示す構成となっている。3本のラインセンサ306a、306b、306cが配置されている。そして、各ラインセンサは図64(c)のように、RGBの光学フィルタが配置されている。

【0178】本実施例では、フィルム301をローディングさせて、得られた画像を合成することを特徴としている。

【0179】つまり、ラインセンサ306a、306b、306cで撮像された画像は、図64(b)のA、B、Cに配置され、この3画像A、B、Cを合成することによりフィルムの一コマが撮像される。前記撮像部305でラインセンサの取り付けた誤差があった場合、画像A、B、Cの間に位置ずれが生じるが、重複領域においては、前述した位置ずれ補正を利用して画像を生成する。

【0180】本実施例によれば、エリアセンサの代わりにラインセンサを用いることからたいへん安価に高解像度撮影を実現できる。また、カラーフィルタを用いることにより、簡単にカラー信号を得ることができる。このラインセンサの配置はたとえば図63のように千鳥型の配置にしてもよい。また本実施例ではフィルムを駆動して撮像のための走査を行ったが、撮像部自体を駆動するようにしてもよい。

【0181】また、図64(c)に示すようなカラーフィルタを用いるかわりに、RGB専用のラインセンサを利用してよく、回転色フィルタを利用してよく。

【0182】次に図65には本発明による第19実施例として、CMDを用いて、補間演算のためのフレームメモリを不要とした撮像装置の構成を示し説明する。この撮像装置は、CMDを備え、ランダムアクセス機能と非破壊読出し機能を有する。

【0183】このランダムアクセス機能は、任意の位置の画素の信号値を読出す機能であり、非破壊読出し機能は画素の信号をリセットするまで、信号電荷を失うことなく、幾度でも読み出せる機能である。つまり、非破壊読出しが行えることから短時間であれば、CMDそのものをメモリのように扱うことができる。

【0184】そして、このランダムアクセス機能と非破壊読出し機能を利用してフレームメモリを用いずに、補間演算を行うことができる。つまり、CMDをフレームメモリの代わりとして用いて、補間に必要な画素値をランダムアクセスにより読出す。このような撮像装置の構成例を図65(a)に示す。ここでCMDドライバ32a、32bは、同図(b)に示す用に読出す画素位置の信号に従い、デコーダ用アドレス発生器312からxデコーダ313及びyデコーダ314へ読出しのためのア

26

ドレスを発生し、xデコーダ313及びyデコーダ314では、このアドレスに従い、指定された画素位置の信号を読出す信号パルスをCMDに送る。このCMDドライバ32a、32bは、各々独立に制御する。

【0185】また、アナログ回路で構成されたアナログ補間部315は、係数発生回路316、乗算器317、加算器318、サンプルホールド319及び、サンプルホールド側とアース側へ切換えを行うスイッチ320により、構成される。

【0186】次に本実施例の特徴である補間演算について説明する。

【0187】この実施例では、第1実施例と同様な補間演算を行う、すなわち、図2に示すように画素 d_{ij} ($i=1\sim u$, $j=1\sim w$)に相当する信号は、CMD8から読出され、A/D変換され、信号処理が施された後、フレームメモリ30の所定の位置に書き込まれる。一方、画素 d_{ij} ($i=u+1\sim u+v$, $j=1\sim w$)については、CMD9からランダムアクセス機能を利用して、画素 d_{ij} の近傍の4点の画素が非破壊的に読出され、アナログ補間部315にて、アナログ演算により、式 $(9-a)$ 、 $(9-b)$ に相当する演算が行われ、算出された信号がA/D変換される。そして、そのA/D変換された信号は、信号処理された後、補間強調が行われて、フレームメモリ30の所定位置に書き込まれる。このように非破壊読出しされるため、同じ画素を幾度も読出すことができる。

【0188】また、アナログ補間により1画素の信号値が算出される毎にスイッチ320がb側に切り替わり、サンプルホールド回路(SH)319の値を“0”にリセットする。

【0189】以上のようにして、第1実施例では必要としたフレームメモリ22、23を使用せずに、複数画像の合成を行うことができ、撮像装置を安いコストで製造することができる。

【0190】なお、本実施例では、CMD8、9の変位量の測定については、第1実施例と同様に行うことができる。また、補間演算で利用される係数発生部316の係数は、例えば、代表的な係数の組を用意しておき、それらの中から該当する組を選択するように構成すれば、小規模な回路で実施することができる。さらにPS回路29の代わりに図35に示したような合成回路を利用することもできる。

【0191】以上のように本発明の撮像装置は、相関演算を用いて各撮像素子の位置関係を検出し、これに基づいて補間演算を利用して画像の信号値を得るようにしているため、撮像素子の位置決め精度に影響されず、容易に且つ、低コストに製造することができる。

【0192】また本発明は、前述した実施例に限定されるものではなく、他にも発明の要旨を逸脱しない範囲で種々の変形や応用が可能であることは勿論である。

【0193】

【発明の効果】以上詳述したように本発明によれば、ある程度の精密な位置決めにより画素が形成でき、且つ、可動部を有せず低コストで高解像度を持つ撮像装置を提供することができる。

【図面の簡単な説明】

【図1】図1は、本発明の撮像装置の概要を説明するための概略的な構成を示す図である。

【図2】図2は、撮像素子の撮像エリアと被写体を画像として表示するエリアとを模式的に表した図である。

【図3】図3は、本発明による第1実施例としての撮像装置の具体的な構成を示す図である。

【図4】図4は、図3に示す変位置検出回路と補間回路の具体的な回路構成を示す図である。

【図5】図5は、図3に示すCMDのオーバーラップエリアを示す図である。

【図6】図6は、ずれベクトルと回転によるずれベクトルと平行移動によるずれベクトルを示す図である。

【図7】図7は、図3に示すCMD8の参照エリアをCMD9のサーチエリア内で絶対値和が最小となる位置を示す図である。

【図8】図8は、線形補間演算による画素値の補間における所定画素Aと撮像された画素との位置関係を示す図である。

【図9】図9は、CMD8及びCMD9の各画素をベクトルにより位置関係を示す図である。

【図10】図10は、本発明による第2実施例としての撮像装置の構成を示す図である。

【図11】図11は、本発明による第3実施例としての撮像装置の光路分割部の構成を示す図である。

【図12】図12は、第3実施例におけるCMD8、9の光量分布を示す図である。

【図13】図13は、図12の逆関数の光量分布を示す図である。

【図14】図14は、本発明による第3実施例としての撮像装置の構成を示す図である。

【図15】図15は、本発明による第4実施例としての撮像装置の構成を示す図である。

【図16】図16は、第4実施例の光路分割部にセパレータレンズを用いた場合の構成及び光束を示す図である。

【図17】図17は、本発明による第5実施例としての撮像装置の構成を示す図である。

【図18】図18は、第5実施例の撮像素子の撮像エリアと被写体を画像として表示するエリアとを模式的に表した図である。

【図19】図19は、本発明による第6実施例としての撮像装置の構成を示す図である。

【図20】図20(a)乃至(d)は、本発明による第7実施例としての撮像装置の光路分割部の構成例を示す

図である。

【図21】図21は、図20(a)に示す光路分割部を真横及び真上から見た状態を示す図である。

【図22】図22は、図20(b)に示す光路分割部を真横及び真上から見た状態を示す図である。

【図23】図23は、第7実施例における光路分割部によって撮像される撮像素子の撮像エリアと被写体を画像として表示するエリアとを模式的に表した図である。

【図24】図24は、本発明による第8実施例としての構成を示す図である。

【図25】図25は、固体撮像素子におけるベアチップ自体を実装する実施例を示す図である。

【図26】図26は、図25に示した固体撮像素子のA-A'断面を示す断面図である。

【図27】図27は、金属端子が設けられたセラミックからなるパッケージの構成を示す図である。

【図28】図28は、セラミック基板の両端にスペーサ部を設けたパッケージの構成を示す図である。

【図29】図29は、ベアチップのマウント例を示す図である。

【図30】図30は、図29に示すマウント例を第6実施例の撮像装置に適用した場合の構成を示す図である。

【図31】図31は、ベアチップのマウント例を示す図である。

【図32】図32は、本発明による第9実施例としての撮像装置の構成を示す図である。

【図33】図33は、図32に示した第1の合成回路の具体的な構成を示す図である。

【図34】図34は、図33に示す第1の合成回路による線形補間の状態を示す図である。

【図35】図35は、図32に示した第2の合成回路の具体的な構成を示す図である。

【図36】図36は、図35に示す第2の合成回路による線形補間の状態を示す図である。

【図37】図37は、本発明による第10実施例としての撮像装置の構成を示す図である。

【図38】図38は、第10実施例の変形例の撮像装置の構成を示す図である。

【図39】図39は、重み係数のオペレータの例である。

【図40】図40は、本発明による第11実施例としての撮像装置に用いるメモリを作成するための構成を示す図である。

【図41】図41は、本発明による第12実施例としての撮像装置の構成を示す図である。

【図42】図42は、基準パターンの画像例である。

【図43】図43は、重なる領域の上、下端線の近傍に設けられたパターン例を示す図である。

【図44】図44は、本発明の第12実施例としての撮像装置の構成を示す図である。

【図45】図45は、従来の光学系と撮像素子の構成を示す図である。

【図46】図46は、従来の撮像装置における予め決められた位置を撮像するように位置決めされた撮像素子の構成を示す図である。

【図47】図47は、従来の撮像装置における撮像素子を移動させて全視野の撮像を行う撮像系の構成を示す図である。

【図48】図48は、3枚以上の画像合成の基準画像の回転状態を示す図である。

【図49】図49は、本発明による第13実施例としての撮像装置の具体的な構成を示す図である。

【図50】図50は、3枚以上の画像合成の重なる領域の不都合な部分の除去状態を示す図である。

【図51】図51は、本発明による第14実施例としての撮像装置の具体的な構成を示す図である。

【図52】図52は、本発明による第15実施例としての撮像装置の構成を示す図である。

【図53】図53は、図52に示した合成処理部の接続構成を示す図である。

【図54】図54は、図53に示した第2合成処理部の具体的な構成を示す図である。

【図55】図55は、本発明による第16実施例としての撮像装置の構成を示す図である。

【図56】図56は、図55に示した合成処理部の具体的な構成を示す図である。

【図57】図57は、本発明による第17実施例として、プロジェクトに応用した例を示す図である。

【図58】図58は、CMDの構成を示す図である。

【図59】図59は、ハーフプリズム近傍の構成を示す図である。

【図60】図60は、LCDからの画像の位置ずれ検出を行うための構成を示す図である。

【図61】図61は、LCDからの画像の位置ずれ検出をハーフミラーを用いて行う構成を示す図である。

【図62】図62は、本発明の撮像装置をCRTモニタに応用した構成例を示す図である。

【図63】図63は、本発明による第18実施例とし

て、ラインセンサを用いたフィルム取り込み装置に応用した構成例を示す図である。


【図64】図64は、図63に示したフィルム取り込み装置の撮像部のラインセンサの配置及び撮像した画像の状態を示す図である。

【図65】図65は、本発明による第19実施例としての撮像装置の具体的な構成を示す図である。


【符号の説明】

1…光路分割部、1a…ハーフプリズム、2…撮像部、3…画像記憶部、4…変位量検出部、5…補間部、6…撮影光学系（撮像レンズ）、7…画像合成部（合成回路）、8、9、51、52、53、54…CMD、10、11…プリアンプ、12、13…ローパスフィルタ（LPF）、14、15…A/D変換器、16、17…減算器、18、19…FPN記憶メモリ、20、21…信号処理回路（Signal Processor ; SP）、22、23…フレームメモリ、24…変位量検出回路、24a、24b…相関器、24c…係数算出器、25…補間回路、26、27…メモリ、28…補間係数書き込み回路、29…パラレル-シリアル（Parallel-Serial ; PS）変換回路、30…フレームメモリ、31…表示部、32…CMDドライバ、33…システムコントローラ、34…座標選択回路、35…座標変換回路、36、36a…データ読出回路、37…補間係数算出器、38…線型補間演算回路、39…乗算器、40…加算器、41…データアドレス検出器、42…データアドレスメモリ、43…係数aメモリ、44…係数bメモリ、45…係数cメモリ、46…係数dメモリ、47、48…光量補正回路、49…回転機構部、50…遮光板、61、62、66、67、68、69…楔形プリズム、63…ビームスプリッタ、64、65…偏心レンズ、70、71、72、73…偏心レンズ、74…レンズ（レンズアレイ）、75…撮像素子アレイ、80…セラミック基板、81、82…CMD、83、88…接着材、84、91…配線（ボンディングワイヤ）、85…端子、86…金属端子、87…穴、90…スペーサ部、92…直角部材、93…プリズム。


【図7】




【図8】




【図9】



【図1】




(a)




(b)


【図5】




【図6】




【図2】




【図26】




【図11】




【図12】




【図13】




【図18】




【図3】




-420-




—421—




【図14】




【図15】




【図16】






【図20】




【図21】



【図22】




[図17]




(a)


【図23】




【図24】




【図28】




【図25】




【図27】




【図31】




【図29】




【図30】



【図32】




【図33】




X_1 : 出力画像に対応する座標値

f, g : 合成する対象画像の各画素値

【図45】



【図34】



出力画像の値:


$P_3 \geq X_1 : f(X_1)$

$P_3 < X_1 < P_4$: 補間領域


$f(P_3) - (X_1 - P_3) * (f(P_3) - g(P_4)) / (P_4 - P_3)$

$P_4 \leq X_1 : g(X_1)$


【図43】



【図46】



【図35】




X_1 : 出力画像に対応する座標軸


f, g : 合成する対象画像の各画素値

a, b : 係数値

【図36】



 $P_1 > X_1 :$
 $a = 1.0$
 $b = 0.0$
 $P_1 \leq X_1 < P_2 :$
 $a = (P_2 - X_1) / (P_2 - P_1)$
 $b = (X_1 - P_1) / (P_2 - P_1)$
 $P_2 \leq X_1 :$
 $a = 0.0$
 $b = 1.0$

【図42】




(a)

(b)




(c)

【図48】



(a)



(b)


【図39】

0	-1	0	-1	-1	-1	1	-2	1
-1	5	-1	-1	9	-1	-2	5	-2
0	-1	0	-1	-1	-1	1	-2	1

(a)


(b)

(c)




(d)


【図57】




【図59】




【図37】



【図38】




【図40】




The diagram illustrates a video signal processing system. It features two parallel processing channels, 8 and 9, which receive input from a source (6). Each channel contains a C/D converter, an LPF (Low Pass Filter), and an A/D (Analog-to-Digital) converter. The outputs of these converters are summed at points 14 and 15. The summed signals then pass through S/P (Serial-to-Parallel) converters and optical path correction blocks (20 and 21). The signals are then stored in memory blocks (22 and 23). Interpolation circuits (25 and 28) and variable memory blocks (131 and 132) are used to perform frame rate conversion. The system is controlled by a system controller (33), which also manages a frame memory (30) and a display circuit (31). The output of the display circuit is fed back into the system via a feedback loop (30).


【図41】




【図47】




【図50】




【図49】




【図51】




【図55】




【図52】




【図53】




【図58】




【図56】




【図60】




【図61】




【図63】



【図64】




【図62】



(44)

特開平6-141246

【図65】



(45)

特開平6-141246

フロントページの続き

(72)発明者 澤木 良一

東京都渋谷区幡ヶ谷2丁目43番2号 オリ
ンパス光学工業株式会社内

(72)発明者 森 健

東京都渋谷区幡ヶ谷2丁目43番2号 オリ
ンパス光学工業株式会社内

(72)発明者 井場 陽一

東京都渋谷区幡ヶ谷2丁目43番2号 オリ
ンパス光学工業株式会社内

THIS PAGE BLANK (USPTO)